制造商零件编号 :  AD9523-1BCPZ

描述IC INTEGER-N CLCK GEN 72LFCSP

数据列表低抖动时钟发生器，14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出

标准包装  1

包装  托盘  

类别集成电路（IC）

产品族时钟/计时 - 专用

系列-

其它名称AD95231BCPZ

深圳市烨弘轩电子有限公司，我司2011年成立于中国经济特区深圳.我司专注于为全球电子企业提供优质的电子零件供应服务，竭力打造全球品牌元器件零售与批量供应中心。专业经营各类电子元器件（集成电路IC，存储芯片，分立器件,电源,无源元件,连接器,继电器,传感器,光电子,开关,保险元件,紧固件,开发工具,变压器,测试与测量等）。 我们以低成本提供全方位一站式电子元件供应链采购方案，包括但不仅限于电子元件紧急物料搜寻，电子元件齐套供应、电子元件降低成本的长期供应，库存寄售等一系列供应链解决方案。优势供应各类电子组件.

深圳市烨弘轩电子有限公司 为一般纳税人 可开具17%增值税票   有合作基础可申请月结，延长账期等多种供货付款方式。

公司经营目标：整合全球资源全 芯 全意为您服务。

公司服务宗旨：客户虐我千百遍，我待客户如初恋。

规格

PLL是

主要用途以太网，光纤通道，SONET/SDH

输入CMOS

输出HSTL，LVCMOS，LVDS，LVPECL

电路数1

比率 - 输入:输出2：14

差分 - 输入:输出是/是

频率 - 最大值1GHz

电压 - 电源1.768 V ~ 3.465 V

工作温度-40°C ~ 85°C

安装类型表面贴装

封装/外壳72-VFQFN 裸露焊盘，CSP

供应商器件封装72-LFCSP-VQ（10x10）

深圳市烨弘轩电子有限公司，我司2011年成立于中国经济特区深圳.我司专注于为全球电子企业提供优质的电子零件供应服务，竭力打造全球品牌元器件零售与批量供应中心。专业经营各类电子元器件（集成电路IC，存储芯片，分立器件,电源,无源元件,连接器,继电器,传感器,光电子,开关,保险元件,紧固件,开发工具,变压器,测试与测量等）。 我们以低成本提供全方位一站式电子元件供应链采购方案，包括但不仅限于电子元件紧急物料搜寻，电子元件齐套供应、电子元件降低成本的长期供应，库存寄售等一系列供应链解决方案。优势供应各类电子组件.

深圳市烨弘轩电子有限公司 为一般纳税人 可开具17%增值税票   有合作基础可申请月结，延长账期等多种供货付款方式。

公司经营目标：整合全球资源全 芯 全意为您服务。

公司服务宗旨：客户虐我千百遍，我待客户如初恋。

低抖动时钟发生器，14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出特性输出频率：<1 MHz至1 GHz启动频率精度：<±100 ppm(由VCXO参考精度决定)零延迟操作输入至输出边沿时序：<150 ps14路输出：可配置为LVPECL、LVDS、HSTL和LVCMOS14个具有零抖动可调延迟的专用输出分频器可调延迟：63个分辨率步进，步长等于VCO输出分频器的½周期输出间偏斜：<50 ps针对奇数分频器设置提供占空比校正上电时所有输出自动同步绝对输出抖动：<200 fs(122.88 MHz时)积分范围：12 kHz至20MHz分配相位噪底：−160 dBc/Hz数字锁定检测非易失性EEPROM存储配置设置SPI和I²C兼容型串行控制端口双PLL架构 PLL1 低带宽，支持利用外部VCXO实现参考输入时钟清零 鉴相器速率：300 kHz至75 MHz 冗余参考输入 自动和手动参考切换模式 恢复式和非恢复式切换 保持模式支持参考丢失检测 VCXO提供的低噪声LVCMOS输出可用于RF/IF频率合成器 PLL2 鉴相器速率：最高250 MHz 集成低噪声VCO应用LTE和多载波GSM基站无线和宽带基础设施医疗仪器为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟低抖动、低相位噪声时钟分配SONET、10Ge、10G FC和其它10 Gbps协议的时钟产生和转换前向纠错(G.710)高性能无线收发器自动测试设备(ATE)和高性能仪器仪表图1AD9523-1概述AD9523提供低功耗、多路输出时钟分配功能，具有低抖动性能，还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。AD9523旨在满足长期演进(LTE)和多载波GSM基站设计的时钟要求。它依靠外部VCXO清除参考抖动，以满足严格的低相位噪声要求，从而获得可接受的数据转换器信噪比(SNR)性能。输入接收器、振荡器和零延迟接收器支持单端和差分两种操作。当连接系统参考时钟恢复输入及外部VCXO，器件产生1 MHz至1 GHz范围内的14路低噪声输出，以及一路来自输入PLL(PLL1)的专用缓冲输出。一路时钟输出相对于另一路时钟输出的频率和相位可通过分频器相位选择功能改变，该功能用作无抖动的时序粗调，其调整增量相当于VCO输出信号的半个周期。通过串行接口可以对封装内EEPROM进行编程，以便存储用于上电和芯片复位的用户定义寄存器设置。

技术规格条件表1参数 最小值典型值最大值 单位 测试条件/注释 3.3 V 3.3 V ± 5% 3.3 V 3.3 V ± 5% 3.3 V 3.3 V ± 5% 1.8 V 1.8 V ± 5% 3.3 V 3.3 V ± 5% 1.8 V 1.8 V ± 5%温度范围，TA −40 +25 +85 °C电源电流 22 25.2 mA 67 77.7 mA 5 6 mA 4 4.8 mA 3 3.6 mA 3 3.6 mA 15 18 mA 3.5 4.2 mA 16 17.4 mA f = 61.44 MHz 5 6.2 mA f = 245.76 MHz 17 18.9 mA f = 122.88 MHz 21 24.0 mA f = 122.88 MHz 14 16.3 mA f = 122.88 MHz 2 2.4 mA f = 15.36 MHz, 10 pF 负载AD9523除非另有说明，fVCXO = 122.88 MHz单端，REFA和REFB为差分、30.72 MHz，fVCO = 3932.16 MHz，倍频器关闭，通道控制低功耗模式关闭，分频器相位 =1。除非另有说明，典型值的测量条件为VDD = 3.3 V ± 5%、TA = 25°C。最小值和最大值的测量条件为表1所列的整个VDD和TA（−40°C至+85°C）范围内。电源电压 VDD3_PLL1，PLL1电源电压 VDD3_PLL2，PLL2电源电压 VDD3_REF，时钟输出驱动器参考电源电压 VDD1.8_PLL2，PLL2电源电压 VDD3_OUT[x:y]1，时钟输出驱动器电源电压 VDD1.8_OUT[x:y]1，时钟分频器电源电压1 x和y是共用同一电源的差分输出对。例如，VDD3_OUT[0:1]指时钟输出OUT0、OUT0(分别为引脚68和引脚67)的电源电压和时钟输出OUT1、OUT1(分别为引脚65和引脚64)的电源电压。时钟输出驱动器以外的电源 VDD3_PLL1，PLL1电源电压 VDD3_PLL2，PLL2电源电压 VDD3_REF，电源电压时钟输出驱动器参考 LVPECL模式 LVDS模式 HSTL模式 CMOS模式 VDD1.8_PLL2，PLL2电源电压 VDD1.8_OUT[x:y]1，时钟分频器电源电压2如果REFB关闭，典型值降低9 mA仅开启一个输出驱动器；每再开启一路输出，电流最多增加1.2 mA仅开启一个输出驱动器；每再开启一路输出，电流最多增加1.2 mA值与开启的输出数无关值与开启的输出数无关每个分频器的电流： f = 245.76 MHz表2参数 最小值典型值最大值 单位 测试条件/注释时钟输出驱动器 LVDS模式，7 mA VDD3_OUT[x:y]1，时钟输出驱动器电源电压 LVDS模式，3.5 mA VDD3_OUT[x:y]1，时钟输出驱动器电源电压 LVPECL模式 VDD3_OUT[x:y]1，时钟输出驱动器电源电压 HSTL模式，16 mA VDD3_OUT[x:y]1，时钟输出驱动器电源电压 HSTL模式，8 mA VDD3_OUT[x:y]1，时钟输出驱动器电源电压 CMOS模式（单端） VDD3_OUT[x:y]1，时钟输出驱动器电源电压1 x和y是共用同一电源的差分输出对。例如，VDD3_OUT[0:1]指时钟输出OUT0、OUT0(分别为引脚68和引脚67)的电源电压和时钟输出OUT1、OUT1(分别为引 脚65和引脚64)的电源电压。 2 引脚63 (VDD1.8_OUT[0:3])的电流是其它VDD1.8_OUT[x:y]对的2倍。

表18. 引脚功能描述引脚编号1 LDO_PLL1 P/O2 VDD3_PLL1 P3 REFA I4 REFA I5 REFB I6 REFB I7 LF1_EXT_CAP O8 OSC_CTRL O9 OSC_IN I10 OSC_IN I11 LF2_EXT_CAP O12 LDO_PLL2 P/O13 VDD3_PLL2 PAD9523图2. 引脚配置引脚名称 类型1 描述PLL1的1.8 V内部LDO调节器去耦引脚。应将一个0.47 μF去耦电容连接在此引脚与地之间。注意：为获得最佳性能，应将LDO旁路电容靠近器件放置。PLL1的3.3 V电源。使用与VCXO相同的电源。参考时钟输入A。此引脚与REFA一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。互补参考时钟输入A。此引脚与REFA一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3V CMOS输入。参考时钟输入B。此引脚与REFB一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。互补参考时钟输入B。此引脚与REFB一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。PLL1外部环路滤波器电容。连接此引脚到地。振荡器控制电压。连接此引脚到外部振荡器的电压控制引脚。PLL1振荡器输入。此引脚与OSC_IN一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。互补PLL1振荡器输入。此引脚与OSC_IN一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。PLL2外部环路滤波器电容连接。连接电容到此引脚和LDO_VCO引脚。PLL2 1.8 V内部调节器的LDO去耦引脚。应将一个0.47 μF去耦电容连接在此引脚与地之间。注意：为获得最佳性能，应将LDO旁路电容靠近器件放置。PLL2的3.3 V电源。Rev. A | Page 13 of 5614 LDO_VCO P/O15 PD I16 REF_SEL I17 SYNC I18 VDD3_REF P19 RESET I20 CS I21 SCLK/SCL I22 SDIO/SDA I/O23 SDO O24 REF_TEST I25 OUT13 O26 OUT13 O27 VDD3_OUT[12:13] P28 OUT12 O29 OUT12 O30 VDD1.8_OUT[12:13] P31 OUT11 O32 OUT11 O33 VDD3_OUT[10:11] P34 OUT10 O35 OUT10 O36 VDD1.8_OUT[10:11] P37 OUT9 O38 OUT9 O39 VDD3_OUT[8:9] P40 OUT8 O41 OUT8 O42 VDD1.8_OUT[8:9] P43 OUT7 O44 OUT7 O45 VDD3_OUT[6:7] P46 OUT6 O47 OUT6 OAD9523引脚编号 引脚名称 类型1 描述VCO的2.5 V内部LDO调节器去耦引脚。应将一个0.47 μF去耦电容连接在此引脚与地之间。注意：为获得最佳性能，应将LDO旁路电容靠近器件放置。芯片掉电引脚，低电平有效。此引脚内置一个40 kΩ上拉电阻。参考输入选择。此引脚内置一个40 kΩ下拉电阻。手动同步。此引脚可启动手动同步，内置一个40 kΩ上拉电阻。输出时钟驱动器参考的3.3 V电源。数字输入，低电平有效。将内部逻辑复位至默认状态。此引脚内置一个40 kΩ上拉电阻。串行控制端口片选，低电平有效。此引脚内置一个40 kΩ上拉电阻。SPI模式(SCLK)或I2C模式(SCL)的串行控制端口时钟信号。用于串行编程的数据时钟。SPI模式下此引脚内置一个40 kΩ下拉电阻，I2C模式下为高阻抗。SPI模式(SDIO)或I2C模式(SDA)的串行控制端口双向串行数据输入/数据输出。串行数据输出。4线模式下使用此引脚读取数据(3线模式下为高阻抗)。此引脚没有内置上拉/下拉电阻。PLL1鉴相器的测试输入。互补方波时钟输出13。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出13。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出12和输出13时钟驱动器的3.3 V电源。互补方波时钟输出12。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出12。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出12和输出13时钟分频器的1.8 V电源。互补方波时钟输出11。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出11。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出10和输出11时钟驱动器的3.3 V电源。互补方波时钟输出10。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出10。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出10和输出11时钟分频器的1.8 V电源。互补方波时钟输出9。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出9。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出8和输出9时钟驱动器的3.3 V电源。互补方波时钟输出8。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出8。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出8和输出9时钟分频器的1.8 V电源。互补方波时钟输出7。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出7。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出6和输出7时钟驱动器的3.3 V电源。互补方波时钟输出6。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出6。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。Rev. A | Page 14 of 5648 VDD1.8_OUT[6:7] P49 OUT5 O50 OUT5 O51 VDD3_OUT[4:5] P52 OUT4 O53 OUT4 O54 VDD1.8_OUT[4:5] P55 STATUS1/SP1 I/O56 STATUS0/SP0 I/O57 EEPROM_SEL I58 OUT3 O59 OUT3 O60 VDD3_OUT[2:3] P61 OUT2 O62 OUT2 O63 VDD1.8_OUT[0:3] P64 OUT1 O65 OUT1 O66 VDD3_OUT[0:1] P67 OUT0 O68 OUT0 O69 VDD1.8_PLL2 P70 ZD_IN I71 ZD_IN I72 PLL1_OUT OEP EP, GND GNDAD9523引脚编号 引脚名称 类型1 描述输出6和输出7时钟分频器的1.8 V电源。互补方波时钟输出5。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出5。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出4和输出5时钟驱动器的3.3 V电源。互补方波时钟输出4。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出4。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出4和输出5时钟分频器的1.8 V电源。锁定检测和其它状态信号(STATUS1)/I2C地址(SP1)。此引脚内置一个40 kΩ下拉电阻。锁定检测和其它状态信号(STATUS0)/I2C地址(SP0)。此引脚内置一个40 kΩ下拉电阻。EEPROM选择。设置此引脚为高电平，可选择在复位和/或上电时载入内部EEPROM中存储的寄存器值。设置此引脚为低电平，则使AD9523在上电/复位时载入硬编码的默认寄存器值。此引脚内置一个40 kΩ下拉电阻。互补方波时钟输出3。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出3。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出2和输出3时钟驱动器的3.3 V电源。互补方波时钟输出2。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出2。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出0、输出1、输出2和输出3时钟分频器的1.8 V电源。互补方波时钟输出1。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出1。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。输出0和输出1时钟驱动器的3.3 V电源。互补方波时钟输出0。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。方波时钟输出0。此引脚可以配置为差分LVPECL/LVDS/HSTL输出的一端，或者配置为单端CMOS输出。PLL2的1.8 V电源。外部零延迟时钟输入。此引脚与ZD_IN一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。互补外部零延迟时钟输入。此引脚与ZD_IN一起构成PLL参考的差分输入。或者，也可以将此引脚设置为单端3.3 V CMOS输入。PLL1的单端CMOS输出。此引脚具有强和弱两个设置(寄存器0x1BA的位4，参见表51)。底部焊盘。裸露焊盘是芯片的接地连接，必须焊接到PCB模拟地，以确保正常工作和散热，并获得噪声和机械强度方面的好处。

深圳市烨弘轩电子有限公司，我司2011年成立于中国经济特区深圳.我司专注于为全球电子企业提供优质的电子零件供应服务，竭力打造全球品牌元器件零售与批量供应中心。专业经营各类电子元器件（集成电路IC，存储芯片，分立器件,电源,无源元件,连接器,继电器,传感器,光电子,开关,保险元件,紧固件,开发工具,变压器,测试与测量等）。 我们以低成本提供全方位一站式电子元件供应链采购方案，包括但不仅限于电子元件紧急物料搜寻，电子元件齐套供应、电子元件降低成本的长期供应，库存寄售等一系列供应链解决方案。优势供应各类电子组件.

深圳市烨弘轩电子有限公司 为一般纳税人 可开具17%增值税票   有合作基础可申请月结，延长账期等多种供货付款方式。

公司经营目标：整合全球资源全 芯 全意为您服务。

公司服务宗旨：客户虐我千百遍，我待客户如初恋。